Введение в функциональную верификацию RISC-V ядер

00:00:05 Введение 00:00:42 Основные плюсы курса 00:01:43 Практические занятия 00:08:10 Методики и подходы 00:12:00 Заключение 00:12:47 Теоретическая и практическая часть курса 00:14:25 Бак-хантинг и его применение 00:16:54 Вклад в развитие курса 00:19:33 Демонстрация работы с курсом 00:23:20 Анализ временной диаграммы 00:25:52 Работа с временными диаграммами 00:26:36 Разбор временных диаграмм и работа с курсом Докладчик: Чусов Сергей Андреевич, инженер НИЛ ЭСК НИУ МИЭТ На вебинаре представлен анонс курса «Введение в функциональную верификацию RISC-V ядер», включая его структуру и содержание глав. Курс знакомит с основными концепциями функциональной верификации цифровых устройств. Особое внимание уделяется проверке процессорных ядер. В ходе прохождения курса обучающийся получит: - опыт верификации RISC-V ядра при помощи различных методов; - научится читать и понимать спецификации; - понимать процессы, связанные с сохранением и расширением спецификаций. Материалы доступны на сайте Альянса RISC-V: Группа в телеграм Источник: