Анализ параллельных шин данных Sigrity SystemSI Parallel Bus Analysis на примере DDR

Вебинар перезалит в хорошем качестве. Ведущий - Алексей Решетников План вебинара: Базовый маршрут моделирования средствами Cadence Sigrity Трансляция проектов в Cadence Sigrity Топология Fly-by DDR3/4 Подключение моделей s-параметров Использование ibis моделей