АПС Л8. Однотактный процессор RISC-V

Лекция посвящена синтезу процессора с однотактной микроархитектурой на основе архитектуры RISC-V. Реализуется стандартный набор целочисленных инструкций RV32I. Основные моменты лекции: 2:31 - какие бывают микроархитектуры 5:22 - модель процессора RISC-V (особенности архитектуры) 9:41 - основные блоки разрабатываемого процессора 12:51 - реализация увеличения program counter 13:34 - добавляем поддержку вычислительных инструкций типа регистр-регистр 19:25 - добавляем поддержку вычислительных инструкций типа регистр-константа 25:42 - добавляем поддержку инструкции lui (load upper immediate) 29:36 - добавляем поддержку инструкций загрузки данных в регистровый файл 36:59 - добавляем поддержку инструкций сохранения данных в основную память 43:19 - добавляем поддержку инструкций условного перехода 57:54 - добавляем поддержку инструкций безусловного перехода 1:08:22 - зачем иметь возможность останавливать program counter 1:12:47 - основной дешифратор (что это такое) 1:1